闪存光刻技术的新思路
2020-08-11
16:17:44
来源: Sophie
来源：内容编译自「
semiwiki
」，谢谢。
当NAND闪存的半间距（half-pitch）达到20 nm时，非易失性存储容量达到64 Gb 。到达14 nm 后，NAND闪存的半节距不再减少，现在更是已经进入了3D时代。但是，最近3D XPoint已在Optane平台中发现了应用程序。用于图案化构成这些存储器的20 nm半节距线的光刻技术是另一个机会，可以查看行业中当前已知的光刻方法的基本方面和局限性。
图案化20 nm半间距线的方法是自对准双图案（SADP）。这种方法从80 nm的间距线开始，实际上仅用于支撑被称为间隔物的侧壁层（图1）。垂直蚀刻间隔物仅留下侧壁部分。然后去除原始线，并且间隔物形成40nm的节距线图案。
图1.使用SADP（自对准双图案）时，侧壁间隔物定义的线是起始光刻胶的两倍。
对于SADP，特征尺寸由间隔物宽度决定，而间隔物宽度又由沉积控制。光刻不影响特征尺寸，但是误差可能会产生交替的间距误差（“俯仰行走”）；这可以通过使光刻与随后的间隔物沉积和蚀刻同步来补偿。
可以使用具有1.35数值孔径和193 nm波长的扫描仪通过浸没式光刻法形成80 nm的间距线。尽管在此工具上可以实现此分辨率，但必须限制照明。光源在y方向上距中心的距离会影响80 nm间距的第0和第1衍射级之间的相位差，该相位差也与散焦距离成比例。此外，为了获得最佳结果，应限制极化。
图2.采用浸没式光刻的80 nm间距需要非常有限的照明。排除偶极子的橙色部分将改善散焦窗口。
EUV工具也可以直接实现40 nm的间距，而无需使用SADP。但是，照明仍然限于叶形偶极子区域。
图3. EUV光刻的40 nm间距直接受到旋转的影响。标签以度为单位指示0阶和1阶之间的相位差范围。红色空心圆圈表示原始目标源点的旋转（边缘相对于中心）。有些被旋转到无法再产生任何图像的位置。其他人则受到更大的散焦影响。
这里的主要困难是EUV照明的旋转（因为EUV投影系统必须使用离轴反射镜），其旋转是从弧形缝隙的中心（即，曝光场）到边缘。在NXE：3400上，它的高度超过18度。如图3所示，在散焦为30 nm时，旋转可以将0阶和1阶之间的相位差范围从所选源点集的30度扩展到超过60度。这是可以预期的，因为旋转自然会在y方向上移动一段距离。如此大的范围将导致图像进一步退化，并且还会将光子划分为更多的相位差仓，从而导致更差的随机性。此外，由于将一阶从数值孔径中推出，某些点甚至旋转到不再能够产生图像的位置。
3D XPoint具有一个新组件，即x和y间距为40 nm的选择器存储器堆栈。假设通过SADP对40 nm的间距线进行了图案化，则堆叠的图案化具有三种选择。首先，可以使用2D SADP方法将堆栈图案化为2D阵列。或者，堆栈可以从两个交叉的1D SADP步骤中自动出现，一个用于x线，一个用于y线，如以下所示。当然，这需要一个额外的光罩。最后，堆叠甚至可能没有单独地图案化。但是，由于轮廓不是笔直的，此选项存在交叉点堆栈下部合并的风险图4）。如果选择堆叠之间的电介质与堆叠一起蚀刻而不是选择保留，则当然可以避免这种情况。
图4.在第一个方向进行蚀刻之后，回填电介质，然后在另一个方向上进行切割。然而，对于倾斜的堆叠轮廓，堆叠的下部被电介质的上部屏蔽以免切割。
假设3D XPoint使用X-SADP + Y-SADP选项，则两层结构将需要7个SADP实例：底线，底交叉点X，底交叉点Y，中线，顶交叉点X，顶交叉点Y，顶线。转到四层，这将增加到13（之间的交叉点层为5组线+ 4对SADP对）。但是，与生产线SADP集成可能只能使用SADP 5次才能获得四层。
由于20 nm位线半间距，3D NAND也最终使用了SADP。如果需要将位线半节距减小到20 nm以下，则可能需要自对准四重图案（SAQP）。
★
点击文末【阅读原文】，可查看
本文原链接
。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2398期内容，欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
美国｜蓝牙
｜
5G｜华为｜台积电｜FPGA｜ARM｜晶圆
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
责任编辑：Sophie
