芯片撞上三堵墙,中国贡献新出路

2022-11-30 16:37:21 来源: 互联网
在芯片行业现在流行着一个笑话,那就是看衰摩尔定律的人,正在以每十八个月增加两倍的速度增长。其实在这个笑话背后,暗藏着大家对芯片性能迫切需求和芯片产业现状的无奈。
 
众所周知,自英特尔创始人之一Gordon Moore在1968年首提 “摩尔定律”以来,芯片的性能、密度和价格在接下来的几十年来都参照定律所说稳步前进,芯片的性能也获得了指数级的增长。但最近几年,在材料、设备和工艺的限制下,有关摩尔定律失效的讨论逐渐浮出水面,这也是包括高通、苹果和英特尔等巨头在旗舰芯片的升级上提高不大的原因。
 
然而,类似AI、数据中心和自动驾驶等新兴应用的发展对芯片提出了更高的性能要求,产业迫切需要寻找新的破解之法。
 
芯片发展,需要新思路
 
据业内专家的预判,在后摩尔定律时代,有三大路径可以推动集成电路产业,分别是“More Moore”、”“More than Moore”、“Beyond CMOS”。
 
其中,More Moore”的整体思路是在既有的摩尔定律下,从器件结构、沟道材料、连接导线、高介质金属栅、架构系统、制造工艺等方面进行创新研发,实现微缩目标;“More than Moore”则寄望于系统架构技术上的创新。如一改以往仅靠晶体管微缩方法,转向依靠电路设计以及系统算法优化以提升芯片性能。或者将封装作为芯片集成的新倚仗;“Beyond CMOS”则希望能够找到传统CMOS制造以外的新解决方案。
 
 
在上述思路的指导下,全球学术和产业界围绕着这三个方向大力发展,例如包括2.5D和3D在内的先进封装、Chiplet以及各种新材料、新的互连甚至供电方式都成为努力的方向并取得不少成果。
 
针对微电子产业面临的这些挑战,中国工程院邬江兴院士在接受半导体行业观察采访的时候也直言:“在微电子发展过程中,科技与产业界实实在在的撞上了功耗墙、良率墙和物理极限这三堵墙。”按照邬院士所说,在产业发展过程中,加工工艺持续进步逼近物理极限;同时,单芯片尺寸增长规模遭遇良品率极限;就连大家都看好的高级封装技术也遭遇集成规模瓶颈。
 

中国工程院邬江兴院士
 
诚然,在芯片发展的这些年里,除了摩尔定律以外,另一个被大家熟知的登纳德缩放比例定律也失灵了。
 
按照DRAM发明人Robert H. Dennard的观察,随着晶体管尺寸的缩小,其电压等相关参数也会缩小,这将使得每毫米硅的功率几乎恒定。这意味着由于每一毫米中的晶体管数量随着代际升级急剧增加,每个计算的功率实际上下降得非常快。然而这个定律早在本世纪初就失效了,这也是限制芯片性能提升的另一个重要因素。
 
邬江兴院士在2020年的一场演讲中更是明言,现在的数据正以几何级数增长,但算力增速却在明显放缓,连线性增长都是极大奢望,业已形成的“剪刀差”越来越大。与此同时,大规模系统采用的“堆砌式“的工程技术路线,因为互连复杂度和连接带宽提升已经难以为继。随之而来的还有功耗时延增加,性能/耗能比的下降。“工艺进步对单芯片计算性能贡献率不再显著,我们需要从单一依赖工艺进步转向依赖工艺与架构的联合创新。”邬江兴院士强调。“当前信息物理系统的工程技术路线如果想再进一步提高它的性能和效能,就不能够单纯依靠传统器件等方式。要探索出一条以超大规模、超高密度、多维连接、系统创新的新路子。”邬院士接着说。
 
他进一步指出,对于中国微电子产业来说,除了要面对全球都面临的严峻挑战以外,地缘政治及国家间的科技激烈竞争格局,给国内相关产业发展带来的脱钩、制裁威胁更是事关科技强国战略能否可持续的问题。为此,邬江兴院士对微电子产业未来的发展给出了他的见解。在邬院士看来,冯诺依曼计算架构已经持续了几十年,且还将继续持续下去。与此同时,领域专用的软硬件协同计算、软件定义硬件或者芯片以及晶圆级芯粒拼装集成将会成为未来的发展趋势。
 
正是基于这样的理解,邬江兴院士团队提出了软件定义晶上系统(Software Defined System on Wafer,SDSoW)技术思想体系。
 
SDSoW,中国的新方法
 
邬院士告诉记者:“SDSoW不是一项技术,而是在新的时代、新的国际形势下我国如何发展微电子的战略路线必然选择。”据邬院士所说,这是一场需要全产业链、全技术链协同参与才能满足国家发展战略需求的伟大事业。为此我们不能以平常眼光和态度去对待SDSoW技术,而是站在生死存亡与可持续发展的高度去提出问题、认识问题和解决问题。
 
“软件定义晶上系统的技术思想就是把超高密度组装、多维智能连接、软件定义系统等几个要素有机结合起来,使得信息物理系统会发生巨大的变化。”邬江兴院士强调。
 
按照邬院士所说,从半导体技术的发展轨迹来看,每一个时代都有其标志性或里程碑式的器件。例如,在晶体管刚发明的时候,各种各样的晶体管产品是当时的标志性的器件;到了上世纪七十年代,中小规模集成电路的诞生,微处理机和桌面系统成为了那个时代的标志性成果;进入九十年代,X86系列高性能CPU成为超大规模集成电路时代的代表性成就;进入本世纪以来,FPGA、DDR、GPU、XPU和层叠存储器等技术的飞速发展开辟智能手机移动计算新篇章,直到现在的AI、大数据和云服务时代,人类需要有一个“芯”物种。
 
他表示,传统的数据中心/云计算场景中,如同汽车变速箱解决转速和扭矩间的矛盾那样,利用软件虚拟化技术,让刚性的计算架构勉强能适应高层应用的需要。换言之,人们只能在二种无奈选择中做出选择,要么是让应用“削足适履”式的匹配计算架构,要么是将刚性计算架构通过软件虚拟的方式去低效能的满足有限的服务应用。但展望未来,我们需要全维可定义的、高度柔韧、高效能的体系结构去适配领域专用场景的业务,也就是能为域内各种应用提供“一双合脚的鞋子”,就像电动汽车无级变速体系很好的解决了转速与扭矩矛盾那样。
 
SDSoW正是支持“各种领域专用鞋子”的基础。据介绍,SDSoW的核心思想包括两部分:
 
其一基于13年前我国首创的全维可定义的领域专用软硬件协同计算架构的晶圆级实现,也即软件定义的领域专用晶圆级计算处理系统,是系统之系统的基础,以面向领域应用的高性能、高效能与高灵活为目标,遵从“结构适配应用”的软硬件协同技术路线,既有领域内的灵活性,又有专用级高性能、高效能,并天然匹配开放复杂性系统乃至智能系统的灵活高效结构内涵,属于一种基于晶圆(亚晶圆)级技术物理形态的计算架构;
 
其二“晶上系统”是工艺创新,彻底改变传统封裸芯成芯片,载芯片于板卡,集板卡成机柜,组机柜成系统的“低密度、低带宽、低能效”逐级堆砌计算系统构建方式,属于超高密度、异构异质拼装集成的“超微系统”工程技术路线。   
看到这里,也许有读者会想起一个最近比较热门的概念——Chiplet。所谓Chiplet,是异构集成系统提供的一种新设计方案。其产品中的不同组件在独立的裸片上设计和实现,不同的裸片可以使用不同的工艺节点制造,甚至可以由不同的供应商提供。AMD和Intel这些大芯片公司正在尝试用这种方式去突破当前的单芯片尺寸和性能限制。
 
而在问到Chiplet和SDSoW的不同时,邬江兴院士首先强调,SDSoW是包含了Chiplet的更大技术体系。
 
邬院士解释说,SDSoW首先创新了系统的工程技术路线,以晶圆这一人类当前最高集成密度、最有规模经济效益、最有产业支撑基础的工艺技术为载体,集成计算、存储、通信、网络、安全、IO等各种功能,可以是异构或同构的IP核,或者不同工艺节点的芯粒,也可以是不同材料的芯粒,实现系统在晶圆或超晶圆规模上的“一级扁平无损”集成,彻底颠覆了现有“芯粒-芯片-模组-机匣-机架-集群”的逐级插损式工程技术路线,获得互连密度、带宽、延迟和功耗等方面的增益;
 
其次为了充分发挥晶圆乃至超晶圆集成和封装提供的规模庞大的晶体管资源优势,引入结构创新获得指数量级的系统增益。我国在新型计算架构创新方面具有引领优势,不论是拟态计算、图计算、流计算等都取得了国际领先的成果。晶圆级集成和拼装的资源规模是传统SoC技术远远不能比拟的,为通过结构创新获得数量级的系统增益提供了核心工艺和物理技术层面的支持,不仅可以通过软硬件协同途径,以软件定义的动态变结构方式实现领域专用高效能和高性能目标,而且还可以随着系统运行“阅历”的积累,通过AI技术系统能够自我优化、自动演化,具有1到3个数量级的性能与效能增益。
 
这是SDSoW中体现中国特色内涵和支撑国家战略的核心,没有这部分,大家都发展Chiplet,我们在工艺、工具、集成、芯粒等方面依然全面处于劣势,而且美国已经推出了UCIe等技术与产业标准,拥有更好的产业基础与工艺、工具条件,我们想要正面超越,几乎没有可能,必须连乘我们在结构创新方面的增益,才是我国微电子和系统集成应该走的自立自强之路,也是有可能换道超车的引领发展之路。
 
至于Chiplet,按照邬院士的观点,这是传统的微电子学专家为了把芯片尺寸做大,但又碰到超过一个光罩面积大小以及产品良率问题的时候趟出的新路子——用一个个小尺寸的芯粒,然后再拼到一起,形成更大的系统。这也是他把Chiplet看作是工艺技术进步的原因。Chiplet对突破光罩尺寸限制,实现经济性、敏捷性和延续摩尔定律具有积极意义,但终究是微电子视角的创新,对系统层面的考虑和涉及都明显不够,这恰恰是我们的机会。
 
邬院士告诉记者,从技术的角度讲,SDSoW技术可以通过有源晶圆级母板把Chiplet技术包容进来,或者说Chiplet是SoW的手段之一;从物理形态上来说,SDSoW的产品规模更大,集成的资源数更大,方便获得涌现性增益。“SDSoW通过结构创新与工艺创新在两个层面的协同,走出一条包含Chiplet,又可以超越Chiplet的有中国创新内涵的自主发展路线。”邬江兴院士总结说。
 
融合生态,走向未来
 
在邬江兴院士看来,SDSoW作为一个新的技术体系,必然能给中国微电子技术和信息技术带来新的发展机会。所形成的新势力毫无疑问会对旧的技术与产品体系造成冲击。他还多次谈到,这个独具一格的技术路线也使中国的企业可以在三流材料和二流工艺的基础上,打造一流的产品系统。
 
但正如邬江兴院士在采访中多次说到那样,这个新技术体系要筑势,还需应用、设计、工具、制造、工艺等产业链上下游协同配合。换言之,技术体系的生态构建极其重要。因为只有这样做了,我们才能把技术优势转化为市场优势,这也正是软件定义晶上系统(SDSoW)联盟成立的意义。
 
据介绍,SDSOW联盟的作用将是战略级的,一方面集成电路的应用领域广泛,技术链条纵深,涉及单位众多,要迅速压强突破,在组织机制与管理模式上进行探索与突破,以新型举国体制探索为抓手,大胆先行先试,闯出一条新时代的新路子;另一方面这个联盟未来将具有强大品牌价值,因为晶上系统所对应的后摩尔产业是万亿级的,联盟发挥好了桥梁、纽带、服务、咨询等功能,就会具有很强的吸引力,就会对国家战略落地、对地方产业升级、对晶上生态完善起到非常重要的作用。
 
如邬江兴院士所说,SDSoW联盟是一个开放的联盟,首要任务是要传播技术优势,吸引技术优势单位参与进来,进行技术合作;其次,守正创新,推动软件定义晶上系统的关键技术包括预制件、软硬件协同架构设计、晶圆基板集成设计、供电散热设计等的发展。同时,在联盟发展过程中还要有破界思维,抓住技术的第一性原理,不断的进行技术迭代优化;再次,联盟要寻求更高效的合作方式,将效率发挥到极致,通过高效合作构建相关行业标准,利于后续软件定义晶上系统方向的发展。
 
最后,联盟还需要考虑产品应用的推广,因为要在当前形势下,对卡脖子痛点领域进行突破,必须考虑该类领域的产品研制和应用推广,促进SDSoW产业生态进入良性循环。
 
据邬院士介绍,SDSoW将经历三个发展阶段,阶段一:做出来,破解卡脖子急需,保证指标不倒退、核心不被卡死;阶段二:做得好,在规模性、经济性、敏捷性和生态完备性等方面取得突破,扩大应用场景,形成新兴产业规模;阶段三:智能晶上系统,SDI升级为神经网络,晶上系统演化为具有自学习、自进化的智能系统,为智能时代提供物理底座。
 
他同时还指出,SDSoW技术需要依托晶上系统联盟,建立最广泛的统一战线,凝聚“政产学研用金”磅礴力量,全面服务于国家战略需求与经济高质量发展,为芯片高水平自立自强做出“不可替代”的贡献。
 
从他的介绍我们得知,SDSoW正处于技术研发阶段,样机系统明年会依托之江实验室先导项目推出,届时将打通SDSoW的自主工艺流程。
 
“SDSoW面向未来万物智联的新技术革命,以多维、动态、可塑、高密度互连涌现智能,一方面旨在系统层面解决高密度、高效率、低功耗的高质量超高算力需求问题,另一方面旨在破解当前我国面临的集成电路核心技术卡脖子困局,支撑未来超大规模网络支撑智能涌现的强人工智能技术途径发展。”邬江兴院士说。
责任编辑:sophie

相关文章

半导体行业观察
摩尔芯闻

热门评论