[原创] 颠覆未来，看英特尔如何玩转多芯片封装架构
2019-09-06
14:00:05
来源: 半导体行业观察
新兴技术的到来不断推动时代的发展。在PC时代，英特尔技术创新很大程度上是依赖于晶体管密度提高和CPU架构的创新。而走进数据时代，英特尔开始建立起全新路径。去年年底，在2018年12月英特尔“架构日”活动上，英特尔首次提出“六大技术支柱”的概念，也就是制程&封装、架构、内存和存储、互连、安全、软件。
9月4日，英特尔副总裁兼封装测试技术开发部门总经理Babak Sabi、英特尔院士兼技术开发部联合总监Ravi V.Mahajan、英特尔封装研究事业部组件研究部首席工程师Adel Elsherbin、英特尔制程&封装部门技术营销总监Jason Gorss，四位英特尔封装技术专家齐聚上海，分享英特尔未来路线图及其对封装技术的整体愿景。
英特尔的六脉神剑
所谓“六脉神剑”，是武侠小说《天龙八部》中大理段式的最高武功绝学。这六大技术支柱犹如六脉神剑，给英特尔加了极高的“武力值”。Jason Gorss对六大技术支柱做了详细介绍。
在制程&封装层面，英特尔集中在晶体管和封装两大领域进行创新，晶体管层面，希望未来尺寸会越来越小，并且功耗越来越下降，因此这是其晶体管领域主要的创新方向。
在架构层面，英特尔过去一直通用的是X86架构。在进入到新时代以后，必须要掌握更多不同架构的组合，以满足更加专属的特定领域的需求，包括像FPGA、图像处理以及针对人工智能加速器等等。而在内存和存储领域，Jason Gorss坦言，英特尔正面临一个全新的瓶颈，希望可以开发更加领先的技术和产品，可以继续消除传统内存和存储层级结构中的固有瓶颈，同时也可以实现加速互连。
在互连层面，不仅是数据的存储需要加大创新，Jason Gorss认为数据之间的互连和流通也是非常重要的，这是为什么英特尔在互连领域要投资不同层级的互连技术，希望可以更好满足在数据层面或者是封装内的数据流通。
在软件层面和硬件层面，英特尔已致力于实现最高的性能。但Jason Gorss表示至少还有另外两个维度可以进一步大幅度提高性能，其中软件就是非常重要的一个环节。英特尔在全球已经有超过1.5万名工程师，可以说远远超过其他任何一家市面上的主流企业，Jason Gorss称，英特尔也会继续在软件领域继续大展拳脚，继续加强软件领域的创新。
在安全层面，Jason Gorss表示，安全是一切的核心，不管做任何事情，任何创新技术，安全都是英特尔考虑的最中间的要素，因为它可以为其他一切的发展提供可靠的基础。
英特尔的六大技术支柱不仅颠覆了传统，也对业内众多企业造成了威胁。正如Jason Gorss所说，市面上没有任何一家企业可以像英特尔一样，可以为所有客户和相关方提供如此全面的解决方案。
在现代半导体中，焦点通常集中在工艺节点本身，封装作为其中的一个推动因素往往被忽视。芯片封装在电子供应链中看似不起眼，却一直发挥关键作用。作为处理器和主板之间的物理接口，封装为芯片的电信号和电源提供了一个着陆区。迈向以数据为中心的时代，先进封装将比过去发挥更重大的作用。Jason Gorss表示：“多年来业界并没有在先进封装上投入太多精力，但近年来情况发生了变化。先进封装已成为各公司打造差异化优势的一个重要领域，以及一个能够提升性能、提高功率、缩小外形尺寸和提高带宽的机会。”
你所不知道的封装流程
Babak Sabi在会上介绍了英特尔封装测试的全流程。一般来说，芯片的封装测试会经历以下几个步骤：
-
-
-
已知合格芯片（KGD），连接到裸片上的具体接口以及插口，通过这种方法来对裸片进行测试，确保提交给客户所有的芯片都是质量合格的；
-
封装，将裸片结合基板以及其他的封装材料，共同封装在一起；
-
统一测试，对完成封装的芯片以及基板进行统一的测试，确保它们可以正常运作；
-
-
当然，英特尔也会涉及到封装的其他领域，包括有关供电、信号的传导、插座及连接器的开发，还有机械完整性以及表面切装工艺等的设计，以及高速的信号传导以及封装测试。Babak Sabi透露，英特尔可以开发非常小的封装，如图这个裸片上面叠了三层，非常小，非常薄，CPU还有底层的裸片，加上上层的存储器单元。
多种封装优势
“为实现MCP（先进的多芯片封装架构），英特尔的封装并不算复杂，把多个功能内部在封装内实现芯片和小芯片的连接，同时也可以帮助整体芯片实现单晶片系统和片上系统的功能。为了做到这一点，我们必须要确保整个裸片上的小芯片连接必须是低功耗、高带宽而且是高性能的。” Ravi Mahajan这样说道。为了实现该愿景，英特尔将低延时、高互连速度以及高性能作为三大技术开发目标。
Ravi Mahajan解释道，已知具体的线路板上分别有CPU，GPU，电压调节器以及内存的子系统等，共用的面积大概是4000平方毫米，英特尔通过独特的封装技术，可以把尺寸缩小到不到700平方毫米。系统面积大幅减少，造成物理距离缩减，因此对电压调节会做得更加高效，还可以带来更加高速的信号传递。得益于上述说到的高速的信号传导，延迟也可以得到下降。
英特尔还有另一个封装优势，支持多种节点的混合集成。Ravi Mahajan继续说道，这可以在上面可以实现多个不同元器件的集成，它的尺寸也会变得继续减少。早在2014年，英特尔的PCB板的厚度就已经在100微米左右，2015年开始实现无核的技术，换句话说，英特尔的封装已经是无核的了。
Ravi Mahajan表示，在未来，英特尔并不仅仅是把硅片叠到封装上，还可以把硅片直接放到封装里面，就是嵌入式桥接。由于先进封装技术的出现，英特尔是业内首家提出这套技术解决方案的提供商，可以让系统变得更薄，同时也可以让芯片尺寸变得更小。
再来是高速信号，Ravi Mahajan称，信号在整个半导体及芯片的表面来进行传递的，会受到金属表面粗糙度的影响，可能随着整个信号的传递而受到损耗。英特尔有专门的制造技术会大幅降低金属表面粗糙度，同时可采用全新的布线方法，来减少其间的串扰。除此之外，英特尔也采用空隙布线全新的一套生产工艺和流程，能更好的通过电介质堆栈的设计，进一步减少两者之间信号传导的损耗。现在，英特尔通过先进封装技术，信号传导速度可达112Gbps，未来希望达到224的数量级。
先进的多芯片封装架构
在高密度以及高带宽的互连方面，英特尔推出了先进的多芯片封装架构。Ravi Mahajan首先解释了两个术语：3D互连，指的就是两个裸片叠在一起；2D互连，指的是两个裸片进行水平的连接。这是数据传导时的两种方式，第一种是导线数量少，速度快；另一种是导线数量多，但传输速度慢。相比较之下，并行能大幅降低延迟、提升速度，如果经过良好设计，甚至可将整个能耗降低约10个百分比，这需要有先进的封装技术予以配合。
说到2D的平面多芯片封装，这方面，英特尔一般考虑的是可以做到多薄以及几个裸片之间的间距到底是多少。英特尔采用独特的竞争优势EMIB（嵌入式多芯片互连桥接），实现更好的导线密度。其在局部做高密度布线，而非在全局做高密度布线，因为往硅中介层上叠加的裸片必须比硅中介层要小，否则成本会大幅上升。这样一来，英特尔可以同时具备两项技术，成本更低，性能更优化，一旦有需要，可以进行两种技术间的切换。
2、Foveros （3D立体芯片封装技术）
据资料显示，Foveros 3D封装技术带来了3D堆叠的显著优势，可实现逻辑对逻辑（logic-on-logic）的集成，为芯片设计提供极大的灵活性。该封装技术也成为继2018年推出EMIB 2D封装技术之后的下一个技术飞跃。这使得英特尔的有源基础裸片，可在非常小的面积上可以进行堆叠。目前其间距可做到50微米，英特尔已有先进技术可将其做到10微米甚至更小，这取决于系统的设计方法，每平方毫米IO则可以从400到10000来进行选择。
Co-EMIB就是EMIB和Foveros两个技术之间的集成，可以把2D和3D芯片进行融合，将超过两个不同的裸片来进行叠加，具体的叠加可以在水平和垂直方向实现。这样的话可以有更好的灵活度，把它进行不同层面的分割，并且把它放在同一个封装内进行实现。
整个业界都在不断推动先进多芯片封装架构的发展，更好的满足高带宽、低功耗的需求。为实现构建未来封装，英特尔也做了一些准备。
构建未来封装的多手准备
“在封装互连技术方面，主要有两种方式，一种把主要相关功能在封装上进行集成。其中一个就是把电压的调节单元从母板上移到封装上，通过这种方式实现全面集成的电压调节封装。另外一个是称之为SOC片上系统分解的方式，我们会把具备不同功能属性的小芯片来进行连接，并放在同一封装里，通过这种方法可以实现接近于单晶片的特点性能和功能。” Adel Elsherbini说道，他是英特尔封装研究事业部组件研究部首席工程师。Adel Elsherbini称，不管是选择哪一种的实现路径，都需要做到异构集成和专门的带宽需求，而异构集成和专门的带宽需求也可以帮助实现密度更高的多芯片集成。互连方面主要考虑进一步降低延迟，上升带宽。
具体微缩方向有三种，一种是用于堆叠裸片的高密度垂直互连，可以大幅度的提高带宽，同时也可以实现高密度的裸片叠加。
第二种是全局的横向互连。在未来随着小芯片使用的会越来越普及。第三个是全方位互连，可以实现之前所无法达到的3D堆叠带来的性能。
它主要是靠每平方毫米有多少个桥凸来进行界定。因为芯片的尺寸可能会变得越来越小，为了保证足够的带宽，必须要在导线上下功夫，传统基于焊料的技术已经快要到极限了，这就是英特尔为什么要使用全新的技术，其中一个就是混合键合。通过混合键合的方法，间距上可做到10微米，在桥凸和互连密度上，英特尔也都可以做到更好。
高密度垂直互连具有多种优势，比如通过中介层对裸片进行互连，裸片传导需要通过互连引线进行，间距逐渐微缩，使得电容更少、时延更低、串扰更少，因为间距变窄，电容和电压在对等线高上，可以大幅降低功耗，大幅提高信号完整性和新能。
全横向互连会用每毫米的引线数量进行衡量。英特尔现可做到在小芯片间的高密度互连，未来随着小芯片尺寸越来越小，希望控制成本的同时，在整个封装层面均实现小芯片互连。横向互连需要考虑直线间距，直线间距越短，同样面积就可以安装更多硅片，信号传导距离也越短。现在，英特尔基本使用硅后端布线来实现。
使用有机中介层是更好的方案，因为它比硅的成本更低。但是，用有机中介层有一个弱势，就是必须要进行激光钻孔，而进行激光钻孔需要较大的捕获焊盘，如果信号需在这些较大的焊盘间传递，它的密度就会受限，进而影响其性能。为了解决这一挑战，英特尔开发了基于光刻定义的无未对准通孔（ZMV），可实现导线和通孔宽度的一致，这样就不需要焊盘进行连接，也不会牺牲传导速度。
全方位互连（ODI）可以带来使得上下方基础裸片带宽速度特别快；小芯片可以直接获得封装的供电，无需中间通孔；基础裸片无需比上方搭载小芯片的面积总和更大这些优势，结合之前介绍的架构，可以将延迟降低2.5倍，功耗缩短15%，带宽提高3倍。
Adel Elsherbini表示，这三种互连方式都可以提高每立方毫米上的功能并实现类似于单镜片的性能。
在异构和以数据为中心的时代，数据量越来越庞大，英特尔围绕这些挑战发力，并着手开发新的技术以及解决方案，希望进一步满足数据量增长和存储方面的大规模的需求。EMIB、Foveros、Co-EMIB等技术将为英特尔提供强大的能力，这些不同的技术针对不同的应用需求，可以有针对性地组合使用。
英特尔将先进封装技术将与其世界级制程工艺相结合，从晶体管再到整体系统层面的集成，为客户提供全面的解决方案。正如Jason Gorss所说，半导体行业发展非常迅速，正是由于英特尔这些独有的能力，可以帮助我们更好地预测高速发展的半导体行业可能会出现的各项问题，并且及时进行干预。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2059期内容，欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
射频｜台积电｜
联发科
｜封测
｜士兰微｜
SIC
｜
存储器
｜AMD
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
责任编辑：Sophie
