直击中国IC领袖峰会，共论国产芯片业的“危与机”

近两年是半导体产业深度调整的一年，全球半导体市场出现下滑，晶圆代工市场遭遇挑战，半导体行业经历了需求疲软、库存高企、价格压力、产能利用率低等多重压力。

经历过这一轮半导体衰退和低迷后，2024年将迎来全球半导体市场的复苏，而中国半导体行业也将恢复快速增长。

在此趋势下，2024国际集成电路展览会暨研讨会于3月28-29日在上海隆重召开，本次大会聚焦绿色能源生态发展、中国IC设计创新、EDA/IP设计、MCU技术与应用、高效电源管理及功率器件技术、Chiplet与先进封装技术、GPU/AI芯片与高性能计算应用等诸多热门和关键领域，汇聚了国内外IC设计厂商、分销商和代理商、EDA/IP及其它行业服务公司，以产品和技术展示、产业峰会、技术研讨、权威发布等形式集中亮相，

作为本次大会的主办发，AspenCore致力于打造中国最具影响力的系统设计盛会，为半导体产业链上下游搭建了一个高效交流的互动平台，赋能产业升级，旨在推动半导体产业链上下游交流与合作。



3月29日，在中国IC领袖峰会活动上，众多Fabless 和EDA/IP企业高管发表精彩演讲，探讨最新半导体技术和市场趋势、分享本土IC设计的创新之路。

时龙兴：AI影响中国集成电路的几点思考

在峰会现场，东南大学集成电路学院教授、中国集成电路设计创新联盟专家组组长时龙兴以《AI影响中国集成电路的几点思考》为题，从产业、技术和人才三个维度，对集成电路的深层次特性进行了全面的分析，帮助集成电路从业者更准确地把握其独特性和发展趋势。

东南大学集成电路学院教授、中国集成电路设计创新联盟专家组组长时龙兴

当前，AI技术发展迅速，已经渗透、赋能到各行各业。众多集成电路设计公司也纷纷采用AI技术，以提升设计效率和性能。

据了解，AI对芯片设计的最大影响体现在计算能力的指数级增长上，这种增长远超过了摩尔定律所能带来的性能提升。在此趋势下，器件微缩的能效收益正在逐步放缓。

时龙兴教授从学术界角度出发，他指出，除了商业性公司开发AI技术外，学业界也在探索新型计算架构以实现更高的计算能力。住的注意的是，一度被数字计算所取代的模拟计算，如今在AI时代重新受到关注。

模拟计算的优势在于其较少的数据搬运需求，这一点在数字仿存计算中尤为突出。模拟计算通过减少数据搬运，以及利用电流相加来计算数值，从而提高了能效。近年来，模拟计算在ISSCC、IEDM、ISCA等行业大会上成为热点。

然而，当前模拟计算的AI芯片尚未成熟，仍面临着诸多挑战：

· 模拟计算难以满足多样化网络的需求，因为AI网络设计趋向复杂化，而模拟计算则规则化较强。
· 模拟计算在精度、能量效率和面积效率之间难以取得平衡，通常需要多个域的组合来解决这一问题。
· 模拟计算不可避免地涉及到模数转换，而转换电路和外围参考电路的损耗成为了新的瓶颈。

据悉，时龙兴教授的团队已经开展了多年研究，探索多算子融合的模拟计算架构和算法，以及整个模拟芯片和演示系统的设计。此外，时龙兴教授的团队还研究了CRM、AI加速器、编译器设计和COC芯片，取得了显著成效。

针对下一代EDA，其进化方向无疑将聚焦于智能化与敏捷化，而人工智能技术的融入，或许将成为破解EDA发展瓶颈的关键武器。

对此，时龙兴教授表示，目前学术界正在从集成电路的全流程出发，由上至下地探索AI如何为EDA赋能的可能性。“当然，我们也清楚地认识到，并非所有环节都适合AI的介入，但总体来说，AI在EDA的多个层面都发挥了积极的作用。” 时龙兴教授补充道。

AI正为集成电路的未来发展注入新的活力。而中国作为全球集成电路产业的重要参与者，拥有超过3000家的相关企业，未来可能会经历一轮更为激烈的整合，以诞生出具备更强竞争力的领军企业。

Cadence：当汽车电子遇见3D-IC

Cadence数字产品资深高级总监刘淼带来了《当汽车电子遇见3D-IC》的主旨演讲。他表示，大数据/AI、HPC、自动驾驶、5G、IoT、生命科学等，前所未有的技术驱动因素组合影响多个行业，半导体行业正在快速增长。

Cadence数字产品资深高级总监刘淼

当前，汽车电子尤为火热，汽车电子面临着来自安全、可靠、质量等多方面的严格挑战。

对此，Cadence旨在通过优秀设计（EDA core）、系统创新（FEM和CFD）和普世智能（Reinforcement Learning）等多方面的战略，确保客户取得成功。

作为汽车电子的领导者，Cadence通过其汽车电子的设计流程图，数字实现安全功能，

另一方面，面对汽车电子的互联挑战、PPAC挑战，摩尔定律正迎来新的发展趋势，以“超越摩尔”的3D-IC等先进封装迎来发展机遇。

对此，Cadence车规数字设计流程，提供统一的integrity 3D-IC平台。据刘淼介绍，凭借在模拟设计和数字设计、封装设计以及PCB设计工具方面提供的全方位产品组合，Cadence 具备独特的优势，能够支持3D-IC革新，并提供所需的功能，助力实现具有成本效益的3D-IC设计。

能够利用仿真和原型设计以及基于小芯片的连通性PHY IP进行硬件和软件的共同验证和全系统的功耗分析，以实现对延迟、带宽和功耗进行功耗、性能和面积 (PPA)的优化。

提供定制模拟设计和电路板设计、集成电路寄生参数提取、静态时序分析 (STA) 签核，信号和电源完整性 (SI/PI)、电磁干扰 (EMI) 以及热分析的协同设计能力。

简而言之，Cadence Integrity 3D-IC平台集成了3D设计规划与物理实现，能够支持系统级的早期和签核分析，全面完整地助力设计者实现由系统来驱动的PPA目标。助力客户更好应对汽车电子安全和越来越严格的技术要求。

思特威：CMOS图像传感器产业现状与趋势

思特威创始人、董事长兼CEO徐辰博士以《CMOS图像传感器，让人们更好的看到和认知世界》为题，围绕CMOS图像传感器的发展历史、全球&中国图像传感器市场情况，以及思特威企业/产品/技术介绍和未来规划进行了精彩分享。

思特威创始人、董事长兼CEO徐辰

徐辰表示，如果把CPU比作人类的大脑，CMOS图像传感器就可以看作是人类的眼睛，被赋予了更好感知世界的能力。

当前，随着各行业的智能化升级发展，CMOS图像传感器的应用方向正在从给人看转变为更多的给机器“看”。在此趋势下，CMOS市场迎来快速发展。

据Yole最新年度报告显示，2021年全球CMOS图像传感器出货量继续保持正增长，年出货量达到73.2亿颗。2018-2028年全球CIS市场将继续保持稳步增长的态势，年复合增长率将保持在4%左右。

据徐辰博士介绍，从细分应用来看，在2022年全球CIS出货前五大应用分别为：手机、汽车、计算机、安防和消费类。其中，汽车部分市场份额连续上涨，在2022年超过安防和计算机，成为CMOS图像传感器第二大应用领域。

而随着中国CIS厂商们的不断发展，当下已经在全球CIS市场中拥有了比较稳定的市场地位。据报告统计，目前入列全球前十的CIS企业中就有三家中国公司的身影，占全球五分之一的市场份额。

其中，思特威作为CIS领域的佼佼者。据介绍，思特威在安防、汽车和无人机等应用市场表现出色。2022年，思特威以33.3%的市占率蝉联安防CIS市场全球第一，位居汽车CIS市场全球第四，国内第二；在无人机图像传感器领域出货量同样保持全球领先，2023年这个领域市场占有率也将超过80%。

为了满足客户各种不同的需求，思特威推出系列化产品，包括高阶成像物联网系列、高性能升级系列、星光级系列、车规级系列、全局快门系列、工业县镇等系列化产品满足客户的需求。

展望未来，徐辰表示思特威将继续深入布局，加强技术创新，围绕SFCPixel专利技术、PixGain技术、全局快门技术等诸多技术方向，聚焦汽车、安防、消费类以及手机和工业市场进行全方位探索和深入布局，赋能千行百业，让机器变得更智能和高效。

芯行纪：专注创新，谋数字实现EDA新发展

随后，芯行纪资深研发副总裁丁渭滨带来《专注创新，谋数字实现EDA新发展》的主题分享。据了解，芯行纪是一家成立3年多的EDA初创公司，主要聚焦在数字后端软件，包括布局布线、综合验证等领域，为芯片设计客户提供后端设计服务。

芯行纪资深研发副总裁丁渭滨

丁渭滨表示，面对当前复杂的国际环境和国内外在数字EDA领域的差距，芯行纪决定投身于此，为本土半导体产业的发展贡献一份力量。

经过三年左右的深入研发，芯行纪取得了一系列成果，目前已有4款产品成功推出，且都已经进入了商用阶段。

据介绍，这4款产品包括自动布局规划工具AmazeFP、数字布局布线平台AmazeSys、一站式优化修复工具AmazeECO和针对特定先进工艺的快速DRC收敛工具AmazeDRCLite等。

智能布局规划工具AmazeFP将机器学习技术与布局规划引擎结合，在兼顾性能、功耗和面积（PPA）的同时，提供了高度智能的拥塞感知、便捷的数据流分析和宏单元自动整理对齐功能，有效解决当前数字芯片在后端设计阶段的布局规划节点面临的经验值需求高、手工耗时长、数据流结构分析不够深入、设计目标收敛性差等难题，助力用户在后端设计初期快速有效地获取高质量布局规划方案，减少迭代次数，从而节约大规模设计的研发成本，提速产品上市时间。

而作为全新一代数字芯片物理设计实现工具，AmazeSys包含宏单元布局规划、电源规划、布局、时钟树综合、布线、优化、寄生参数提取以及时序功耗分析等物理实现全功能模块，支持先进工艺制程下的超大规模设计，可服务数字芯片从Netlist到GDS的完整后端设计流程，完成从设计端到制造端的交付功能。以实力出色的智能特性将设计效率提升至新高度，带来崭新的开发体验。

作为可应对挑战性设计快速指标收敛的数字后端一站式优化修复工具，AmazeECO凭借其内嵌的丰富核心引擎以及智能化特点，可精准、高效地实现时序、功耗、物理设计规则的优化和修复收敛, 加速用户完成整体后端流程，帮助用户在对违例进行修改调整的同时，确保其余部分的布局布线、时序、功耗等不受影响，以最短的时间顺利推进至流片节点。

AmazeDRCLite针对国内先进FinFET工艺进行布局布线阶段设计规则检查（DRC）收敛，能在极小单位时间内快速地通过高效的方式修复数量巨大的规则违例。

此外，芯行纪还有AI+智能布局规划工具AmazeFP-ME。据丁渭滨表示，作为一款EDA机器学习的工具，AmazeFP-ME在AmazeFP的基础上，能够快速探索数百倍甚至更多的庞大解空间，无需用户手动调参，同时配备优异且精准的数据、图形分析功能，可为用户提供高效便捷的设计体验。在应对高难度、宏单元数量巨大的设计时，AmazeFP-ME可以帮助用户极大提高效率，得到PPA更好的布局规划。

AmazeFP-ME作为AmazeFP的AI配套工具，将机器学习技术引入到AmazeFP的解空间探索中，不仅进一步显著地提升了PPA，还为用户创造全新的自动化使用体验。

另外，芯行纪还推出了支持多类别软件的许可文件管理系统Industriallm，该系统具备安全、灵活和性能稳定的特点，支持云端部署，提供丰富的许可类型，管理平台交互友好。作为一款功能全面、便捷易用的工业软件许可文件管理系统，Industriallm从许可文件生成、分发到激活、管理，全方位保障软件产品的安全授权使用，提高工业软件供应商的许可文件管理效率，并进一步优化终端用户的授权软件使用体验。

综合来看，芯行纪着力于自主研发符合3S理念（Smart、Speedy、Simple）的数字实现EDA平台，包含新一代布局布线技术，同时提供高端数字芯片设计解决方案，可大幅度提升芯片设计效率，并助力实现芯片一次性快速量产，在人工智能、智能汽车、5G、云计算等集成电路领域为众多合作伙伴的高速发展和产业腾飞保驾护航。

英诺达：静态验证EDA工具助力大规模芯片设计的突破创新

英诺达副总经理熊文在《静态验证EDA工具助力大规模芯片设计的突破创新》中表示，当前国产EDA面临多方挑战，包括行业生态壁垒、国产≠替代、行业互动、投融资放缓、同质化竞争等等。

英诺达副总经理熊文

对此，英诺达助力本土全方位EDA解决方案，通过全自主知识产权的数字中端EDA软件、EDA硬件云解决方案和基于完整解决方案的IC设计服务等，以客户需求为导向，帮助客户实现价值最大化，为中国半导体产业提供卓越的EDA解决方案。

熊文指出，随着半导体产业的不断演进和发展，IC验证已经成为IC设计的瓶颈，尤其是在“设计左移”趋势下，静态验证的重要性凸显。

对此，英诺达在静态验证领域的技术成果，正在发挥巨大价值。

据介绍，英诺达首款自主研发的EnFortius凝锋系列低功耗EDA工具，可有效帮助IC设计工程师定位并分析低功耗设计相关问题。在静态验证领域，EnAltius昂屹系列工具将在设计流程的早期增强可预测性，帮助IC设计工程师做出最优决策。英诺达的EnCitius曜奇SVS系统验证平台则利用EDA上云的优势，为客户打通验证资源的渠道，提供全面的SoC及系统级验证的一站式解决方案，提高芯片设计效率。此外，英诺达还可提供完整、可定制的前/后端设计服务。

英诺达的长期目标是通过EDA工具的研发和上云实践，参与国产EDA完整工具链布局并探索适合中国国情的工业软件上云的路径与模式，赋能半导体产业高质量发展。

熊文表示：“英诺达始终坚持尊重、培育和支持创新，我们深知，创新是企业发展的灵魂，也是中国IC设计行业发展的关键。英诺达将继续努力突破技术壁垒，推动中国IC设计行业实现高质量发展。”

芯耀辉：高速IP接口，解锁中国大算力产业的技术突破与挑战

峰会现场，芯耀辉董事长曾克强带来了《高速IP接口，解锁中国大算力产业的技术突破与挑战》的主题演讲。他指出，当前以AMD Ryzen8000、酷睿Ultra处理器、骁龙8Gen3、AMD Instinict MI300X加速器等更多AI芯片规模商用，接口IP在大算力系统中重要性凸显。


芯耀辉董事长曾克强

在此趋势下，大算力芯片设计全产业链国产化需求迫切。

曾克强表示，当前国内主流公司已开始基于大算力芯片进行全国产化AI芯片的研发，对关键核心IP国产化提出了非常迫切的需求。

对此，芯耀辉推出丰富的产品线，实现了先进工艺平台最全的国产IP覆盖，包括PCIe、Multi-protocol Serdes、DDR、HBM、D2D、USB、MIPI、Display、Storage等涵盖最先进协议标准的全栈式完整IP解决方案，产品线全面覆盖高性能计算、人工智能、存储、网络通信、汽车电子和消费电子类等各类应用场景。

其中，在高速通信接口IP、高速存储接口和中低速接口IP方面，芯耀辉已经拥有了成熟的国产化解决方案，并已成功应用到客户的芯片中。在高带宽存储接口和die-to-die互连接口方面，客户出于对IP成熟度的考虑，目前采用的还是国外公司的IP解决方案，对于芯片设计的供应链安全有很大的威胁。

对此，芯耀辉作为一家致力于先进半导体IP研发和服务、赋能芯片设计和系统应用的高科技公司，致力于通过自主研发先进工艺芯片IP产品，以响应中国快速发展的芯片和应用需求，全面赋能芯片设计，为国产芯片产业的发展贡献力量。

在下午的中国IC领袖峰会现场，还有来自东芯半导体、华大九天、思尔芯、峰邵科技等公司领导进行了专题演讲，围绕存储、EDA、MCU等领域的发展现状和未来趋势进行了精彩分享和介绍。

东芯半导体：新存致远，专注需求，驱动创芯动能

其中，东芯半导体副总经理陈磊以《新存致远，专注需求，驱动创芯动能》为主题，分析了存储产业目前的机遇与挑战，并分享了东芯半导体对存储器国产化所做出的成果。

东芯半导体副总经理陈磊

陈磊表示，存储器的市场波动具有显著的大宗商品特性，特别是大容量DRAM，其市场变动与大宗商品交易属性相似，呈现出明显的周期性变化，大约每3-4年为一个周期。2022年，整个存储器市场与2021年相比下降了6%，尽管比例看似不高，但考虑到存储器占半导体市场的三分之一，其对半导体行业的冲击仍然显著。

尽管2023年的财报尚未发布，但预计整个存储器市场将有所回升，预计市场规模将达到约5400亿美金。对于2024年，一些调研机构持乐观态度，认为存储器市场将增长30%-40%，主要增长动力来自于DRAM和NAND flash，以及智能设备、手机服务器、AI服务器和汽车电子对存储器的强劲需求。因此，2024年对于存储器行业来说，将是一个上升的年份。

从供应商角度看，无论是易失性的DRAM还是非易失性的NAND flash，全球的主要供应商都相对集中。DRAM市场主要由三星、海力士和美光三家主导，其市场份额合计占据近95%，其余供应商在争夺剩余的5%市场份额。同样，在NAND flash领域，三星、海力士、美光、西部数据和铠侠也占据了95%的市场份额。

以中国每年从韩国进口的存储芯片金额为例，仅海力士和三星两家就达到800亿美金，显示出巨大的进口依赖和国产替代潜力。

结合上述这种高度集中的供应格局，意味着国内企业在这些领域的国产替代空间巨大。

对此，为了推进存储器国产化，中国政策大力扶持，发表了一系列半导体发展纲要，以支持存储芯片产业不断向前发展。

据介绍，发展至今，东芯半导体已成长为本土拥有自主知识产权的专注于中小容量存储芯片研发设计公司，作为Fabless芯片企业，东芯聚焦中小容量NAND Flash、NOR Flash、 DRAM的研发、设计和销售，是目前国内少数可以同时提供NAND/NOR/DRAM设计工艺和产品方案的本土存储芯片研发设计公司。

目前，东芯已从单纯的存储器“存储”功能，逐步拓展至“连接”领域，并在国内外建立了多个研发中心，包括上海和韩国首尔等地。同时，也在积极拓展下游应用领域，与各类客户建立合作关系。

据陈磊介绍，东芯目前的NAND Flash工艺已从38nm发展到28nm，目前正在研发更适合的纳米工艺。NOR Flash方面则已从65nm进展至55nm，随着48nm。封装测试方面，东芯在上海、无锡、中国台湾和韩国均设有生产线，能够灵活交付各类产品。

东芯的产品线十分丰富，涵盖了SPI NAND Flash、PPI NAND Flash、NOR flash、DDR3和LPDDR等DRAM产品，以及MCP模块产品，主要面向模块化客户。陈磊也别强调到：“我们的产品均为正向设计，具有独特优势。例如，SPI NAND Flash采用单芯片设计，性价比优越，能缩短制造周期，加快交付速度。”

在NOR Flash领域，东芯坚持采用低功耗ETOX工艺，因其产品可靠性高，特别适用于工业、车规等高性能应用场景。

在DDR产品方面，东芯已能提供从1Gbit到4Gbit的DDR3标准产品，并正在研发LPDDR1/2/4X系列，这些产品均基于5G基带开发。

在应用端，东芯的产品广泛应用于工业控制、电力集操器、电力电子、网通基站、光猫、5G CPE、安防IPC、物联网穿戴式产品、集抄器以及汽车电子等领域。

今年2月，东芯还专门成立了WIFI 芯片领域团队，致力于WIFI7和射频技术的研发。

从整个公司运营角度看，东芯在存储产业领域始终致力于推动国产化设计，已形成了从产品研发、生产到客户服务的完整闭环。产品研发紧密贴合市场需求，品质控制从Fab到封装测试均有严格流程保障，并致力于深化与国内各行业和客户的合作。

思尔芯：新兴趋势与市场，如何面对大规模数字电路的新挑战

在峰会上，思尔芯的创始人、董事长兼CEO林俊雄先生在题为《新兴趋势与市场，如何面对大规模数字电路的新挑战》的演讲中表示：“近年来RISC-V、Chiplet、AI和汽车电子等成了我们行业的热门，更推动了半导体行业的飞速发展，也激发了EDA技术的创新。面对这些新趋势、新挑战，思尔芯正逐步提供针对性的解决方案。”

思尔芯的创始人、董事长兼CEO林俊雄

在面对这些新兴技术和应用的挑战时，有许多技术难题需要解决，包括系统级设计支持、高级建模/模拟和验证功能、系统规范性测试、统一开发环境，以及处理大量数据和复杂运算的能力。随着这些技术的不断进步，EDA必须通过创新的理念、工具、设计方法和策略来适应这些变化。

林俊雄还指出：“面对芯片设计的新挑战，我们围绕‘精准芯策略’（Precision Chip Strategy, PCS），采用异构验证方法，以及并行驱动和左移周期方法，旨在确保芯片设计正确（Design the Chip Right），也确保设计正确芯片（Design the Right Chip）。”

这两个概念虽相似，但涉及芯片设计过程中的不同方面：一方面是设计准确性的强调，防止成本损失和错过市场机会，也是业内一直以来所强调的；另一方面则是创新设计方法和工具，以高效且精准地设计出真正有市场价值的芯片。

针对前者，思尔芯通过异构验证方法，融合了多种先进仿真与验证技术，针对不同阶段采用相应的设计与验证策略。包括架构设计（芯神匠）、软件仿真（芯神驰）、硬件仿真（芯神鼎）和原型验证（芯神瞳），覆盖了从IP开发到系统验证的全过程。此外，通过利用数字电路调试软件（芯神觉）以及丰富的外置应用库/降速桥/VIP，思尔芯构建了一个全面的设计、验证和调试环境。这个环境不仅促进了跨团队的高效协作，也确保了设计的每个环节都能达到预定的准确性，从而在短的时间内高效实现了“确保芯片设计正确”的目标。

针对后者，思尔芯通过并行驱动，左移周期方法，从设计的初期阶段就开始实现高效且准确的工作流程。首先，通过使用其芯神匠架构设计软件（Genesis Architect），设计团队能在早期进行有效的规划和架构设计，提升设计精准性并加速开发过程。随后，工程师可以通过芯神瞳原型验证（Prodigy）与芯神匠架构软件（Genesis Architect）的协同建模，将RTL代码映射进原型验证中，使得设计模型和最终芯片相一致。通过架构设计与原型验证的模型，它的运行速度可接近最终芯片，因此可以进行提前软件开发，客户演示等，亦可提早进行各种认证，例如汽车电子的安全性认证等。这种方法同时实现了设计和验证过程的时间提前，即“左移”，从而又快又好地实现“确保设计正确芯片”的目标。

EDA不仅仅要适应新兴技术的发展，EDA还需要积极拥抱并引领这些挑战。为了满足不断变化的市场和技术需求，EDA工具必须持续创新和演进，应对日益复杂的设计要求。

思尔芯，凭借其20年的技术积累和完善的数字前端EDA解决方案，在这方面已经展现出了卓越的能力，已成功服务全球客户超600家。面对新兴趋势与市场，思尔芯通过实施“精准芯策略”，并提供本地化支持和定制服务，加速了客户产品的上市时间，并成功开辟了新的市场空间。这些成就都是思尔芯对不断变化的技术和市场环境的积极响应和前瞻性布局的体现。

圆桌论坛与中国IC设计Fabless 100排行榜

此外，峰会最后还进行了圆桌讨论，多位行业专家和企业高管围绕“如何为市场复苏和下一轮增长做准备”进行了充分交流，为行业带来了新视角。



同时，2024年中国IC设计Fabless 100排行榜也在峰会上进行了发布，揭晓了过去一年在10多个技术领域表现突出的国产IC设计公司，旨在表彰在中国IC设计行业中占据领先地位、展现卓越设计能力和技术服务水平、或具有巨大发展潜力的杰出公司、团队和个人。



对于众多获奖企业而言，无疑是对其在行业中卓越地位和贡献的肯定。