【莫大康专栏】三强竞逐先进工艺

2019-04-10 14:00:19 来源: 半导体行业观察

摩尔定律推动半导体业进步,之前主要依靠两大法宝,一个是工艺尺寸缩小,另一个是硅片直径增大,显然以工艺尺寸缩小为主。因为硅片尺寸从2000年进入12英寸之后,没有再往18英寸迈进。

尺寸缩小的步伐一路走来相当顺利,基本上是每两年前进一个工艺台阶,如2007年的采用HKMG工艺的45纳米,2009年的32纳米,2011年釆用FinFET 3D工艺 的22纳米,及2013年的14纳米。显然之后的10纳米,7纳米及5纳米进程,业内在工艺制程尺寸定义等方面存有争议,其中英特尔认为要依晶体管密度来计,及定律开始变缓,可能要24-36月才前进一个工艺台阶。

但是不用争议,英特尔在HKMG及FinFET 3D工艺等方面作出了巨大贡献。业内关于先进工艺制程有个不成文的约定,指16/14纳米及以下。

尺寸缩小带来的困境

半导体业从1986年的1.2微米,一路走来,至1992年达0.5微米,2001年达0.13微米,2005年的65纳米,2007年45纳米,2009年的32纳米与2011年的22纳米及2013年的14纳米,它依0.7X缩小,每两年前进一个工艺台阶。

但是由于光学光刻的限制,采用193纳米光源加上浸液式技术及OPC技术等,到了28纳米已是瓶颈。要继续缩小尺寸必须采用两次图形曝光技术,而到7纳米时甚至可能要采用四次图形曝光技术。由于光刻工艺步骤的增加及掩膜版数量的上升,以及工艺周期加长,导致28纳米成为产品设计工艺的分界线,所以它是长寿命工艺之一。

另一个突出矛盾是产品的设计成本呈火箭式上升。如釆用40纳米工艺时,需要投入1,000万美元,典型产品的盈亏平衡点,出货量需约800万颗,28纳米时,投入2,500万美元,需要出货量约1,000万颗,14/16纳米时,投入4,000万美元,出货量约2,000万颗,及10纳米时,投入7,000万美元,需出货量约3,000万颗,至7纳米时,投入10,000万美元以上,出货量至少约5,000万颗。

据有些资料介绍,从28纳米走到7纳米,产品的金属杂质要求须下降100倍,污染粒子的体积也必须要缩小4倍,而随着制程走到10纳米以下,对于洁净度要求只会愈来愈严格,例如28纳米晶圆时可能允许有10个污染粒子, 但7纳米晶圆上只允许有1个。

对于摩尔定律要理性地思考,因为跟踪定律要付出代价,导致芯片的成本越来越高,而晶体管的密度提升幅度可能却越来越小。例如2011到2015年间,每年晶体管的密度提升幅度有12%;而至2015到2018年间,提升幅度只有3%。

同样对于半导体工艺制程,并非越是先进就越好。例如近期格罗方德(GF)及联电(UMC)都提出放弃7纳米及以下制程的跟踪,英伟达创始人兼执行长黄仁勋就表示,2019年没有计划要推出7纳米的GPU(图形处理器),以及英特尔至今仍停留在14纳米及10纳米的处理器量产。至少它们的动作反映了一种趋势,先进工艺制程的优势不一定十分明显,或者是在处理器领域中芯片功耗的矛盾不如移动芯片那么迫切,该言论也推翻了大厂都会在2019年上市7纳米产品的立场。

三强争锋

全球半导体呈现三足鼎立时代,英特尔、三星及台积电,而在先进工艺制程方面,目前台积电的声势可能最高。

  • 台积电

目前台积电的先进制程持续按计划进行,它的7纳米EUV制程将在2019年3月底量产,7纳米加上7纳米EUV制程,估计至2019年底Tape out将超过100个,2019年下半年7纳米贡献将增速 ,受惠于手机新品出货进入旺季及高速运算(HPC)产品开始小量出货,7纳米制程2019年营收比重将可达25%,较2017年9%大幅提升,不过其中7纳米EUV制程比重仍相当低。

科技网站《Appleinsider》报导,2019年苹果A13处理器采用独家代工供应商台积电的内含EUV技术7纳米,将吃下台积电第3季大部分产能,意味着台积电7纳米产能利用率将大大提升。

以更先进的5纳米制程为主的12英寸晶园厂Fab 18,总投资金额高达新台币7,500亿元(250亿美元),已确定在2019年第2季进入风险性试产,预计2020年可达量产,并已获得大客户的订单。由于5纳米制程成本更为高昂,代工报价只有一线芯片大厂能接受,因此市场预估目前应只有苹果与华为表态升级转换意愿。

但是非常明显当制程工艺从10nm进入7nm甚至5nm之后,新工艺带来的性能提升已经大不如从前,据台积电数据显示7nm相比10nm工艺具备1.6x晶体管密度、20%(晶体管)性能提升或者40%功耗降低,而5nm EUV相比7nm EUV工艺的话,基于ARM的Cortex-A72核心,5nm EUV工艺能够带来14.7%-17.1%的速度提升,及1.8到1.86倍密度提升。

据外媒报道,台积电将投资190亿美元,在台南的园区内兴建3纳米芯片工艺的生产线,环评部门在2018年8月份也对其进行了首次评估,并在2018年12月19日获得通过。

根据最初的安排,它的3纳米工厂计划在2020年开始建设,2021年完成全部设备的安装,最快在2022年年底或2023年年初投入运营。

至此台积电可能是全球第一家宣布要建3纳米生产线。

  • 三星

任何时候不能低估三星的强大实力,它是全球存储器业中的老大,如2018 Q4计,它的DRAM市占41.3%,及NAND占30.4%。同时三星电子在2017年高调宣布,将加码代工领域,并宣称要在未来5年内实现代工市占率达到25%的宏伟目标。

根据拓墣产业研究院的报告显示,2019年Q1全球代工排名中,台积电市占率48.1%居首,而三星已达19.1%居第二位。

在存储器工艺制程方面,三星目前仍处于绝对领先地位,它的DRAM主力制程18nm良率已经超过85%,估计三星内部占比将接近五成,正往七成的比重迈进。而它的3D NAND闪存,在2019年Q2  64层QLC及96层TLC  256Gb/512Gb实现量产。

三星在2017年5月美国加州圣塔克拉拉举行年度晶圆代工技术论坛时曾发表的最新逻辑工艺制程蓝图,包括8/7/6/5纳米的FinFET制程,以及4纳米的后FinFET(post FinFET)结构制程,可能是环栅(GAA)架构等,以及它的第二代FD-SOI平台,把FD-SOI、FinFET、GAA所有半导体架构全面囊括,而最受注目的是三星计划在2020年时试产4纳米制程,表示将可能领先台积电的5纳米。

三星的晶圆代工共有三个厂区,分别为南韩器兴(Giheung)S1厂、美国德州奥斯汀S2厂、南韩华城(Hwaseong)S3厂,其中S3厂预定2017年底开始启用,计划采用于7纳米、8纳米和10 纳米制程的量产。

另外,2018年2月,三星宣布投资60亿美元,是EUV工艺的专用线,在首尔郊外新建半导体厂房,计划扩大晶圆代工业务。新工厂将于2019年下半年完工,2020年正式投产。将投产7nm及以下制程。

三星的强大在于除了存储器业老大地位不可动摇之外,它的逻辑代工正在积极的推进,由于现金流充裕,非常可能会采用兼并方法继续扩大。而且它拥有丰富的产品链,包括OLED屏等,加上它的执行力极强及勇于搜罗优秀人材,所以它的前景不可小视。

  • 英特尔

英特尔的老大地位难以撼动,尽管三星曾一度超过它,但是今年有可能会翻转。业界有人认为英特尔丢失了移动市场,“气数已尽”,这样的认识可能要修正。因为假如英特尔争得移动市场的第一,全球就是它的一统天下,这个产业就没法玩下去。

观察英特尔可能要站在这样的角度,它每年的投资都在100亿美元以上,及2018年它的研发费用高达135亿美元,远比三星的39亿美元及台积电的28亿美元高出许多。

2018年英特尔的销售额达699亿美元,而且服务器芯片市占达95%以上,及处理器芯片达85%,它的毛利率在60%以上等,因此英特尔的日子实际上还是不错,仅是年增长率不太高。

现阶段英特尓的CEO司睿博,从CFO转到CEO。英特尔自述它将从晶体管向数据转型,是英特尔近50年来最大胆的一次跃迁。

结语

先进工艺制程谁站在前列的讨论,关键可能不在谁是领先,因为它是动态改变。但它肯定是个"亮点”,是个”极少数人的俱乐部”,据传未来有可能达近1纳米,需要与它们的财力,技术能力及市场切入时机等相匹配。 现阶段全球半导体三足鼎立,英特尔、台积电、三星各霸一方,近期内此种态势恐怕难以有大的改变,但是一定会此消彼长,无论哪家在各自领域內都面临成长的烦恼。

摩尔定律是否还存在实际的意义,不能仅从尺寸缩小角度,它迟早会到达物理极限,但是未来半导体业发展的空间仍很大,包括两个大的方向,一个是CMOS缩放加上3D工艺技术,加上新技术将是摩尔定律的未来。另外一个是异构集成,加上新型数据处理将是未来产品的演变。所以相信未来摩尔定律的经济效益将继续发挥作用,正如胡正明教授预言全球半导体业还有100年。

*文章内容系作者个人观点,不代表半导体行业观察对观点赞同或支持。

责任编辑:Sophie

相关文章

半导体行业观察
摩尔芯闻

热门评论