来源：内容由半导体行业观察（ID:icbank）编译自「
eejournal
」，谢谢。
对于领先的FPGA供应商Xilinx和Intel（Altera）而言，成功的秘诀始终是相互击败。这就是duopolies的运作方式。对于每个想进入竞争激烈的可编程逻辑市场的人来说，共同的目标一直是寻找合适的市场。
利基策略更像是生存技巧。通过扩大FPGA市场的一个方面，许多公司都过着不错的生活–军事/航空应用，超低功耗应用，小尺寸等等。公司选择了自己的利基市场，将研发和营销工作集中在吸引这些客户上，并且避开了构成两个主要供应商主导的高端FPGA市场。
Achronix决定将他们的利基排除在中间。而且，它已经奏效了。
Achronix现在已经远远超过了“启动”阶段（至今已有16年），公司也正在准备进行IPO，并且直接杀入Xilinx和Intel所垄断的高端市场。这是现代任何其他FPGA公司都无法比拟的成就。
Achronix本质上是在改变利基策略。他们没有找这两个大公司忽略的市场，而是专注于高端FPGA市场，这代表了FPGA业务的最大部分。两家大型公司设计功能并做出让步，以使其大型设备适用于更广泛的受众，而Achronix则只专注于以最有价值的一部分（他们的业务核心），并对它们进行升级。这意味着他们能够优化其他人无法做到的一些事情，并且对于许多客户而言，这产生了差异化的解决方案。
Achronix的营销幻灯片看来。他们致力于5G基础架构，汽车，AI / ML，计算加速，计算存储，防御和硬件保证，网络以及测试和测量。而且，在这些应用中，他们直接追求与大型应用相同的sockets 。
赛灵思和英特尔都表示，他们并不经常在竞争中遇到Achronix。一大批非常重要的Achronix客户可能会有所不同。好吧，实际上他们不会“乞求”。他们更有可能只是安静地坐在Achronix的系统中，希望竞争对手不会注意到他们在哪里获得了一些优势。
从独立的FPGA本身开始，Achronix目前正在交付其Speedster 7t FPGA，这是一个高端设备。顾名思义，Speedster 7t是基于TSMC 7nm技术制造的，它包括高速收发器，即高达112 Gbps的SerDes以及400G以太网和PCIe Gen5接口。这样一来，他们便可以在芯片上和芯片外快速获取大量数据，这让他们处于同等甚至更高的业务水平。他们还加入了高性能的片上网络（NOC），带宽超过20Tbps，引人注目，它们从Xilinx的书中抽了一页（显然是对它们进行了一点补充）。
那些熟悉在大型FPGA设计上实现时序收敛的挑战的人都知道，除了一定的密度以外，几乎不可能合成，放置和布线电路并满足所有时序约束。传统FPGA架构上的路由拥塞只是一个太大的问题，而优化此类大型设计所需的计算量却是惊人的。
尽管FPGA公司为提高其设计工具的性能和容量而努力了多年，但摩尔定律却毫不动摇。不知何故，需要对体系结构进行更改。
从历史上看，英特尔首先做出改变，从早期的Achronix剧本中摘录了一页。Achronix的原始FPGA设计（在过去是异步的）是使用一系列分散在芯片上的微小寄存器来对设计进行重新计时并消除较长的关键时序路径。Altera（在被Intel收购之前）提出了一种令人惊讶的相似架构，即所谓的“ Hyperflex”，该架构允许设计工具使用寄存器拆分长路径，从而减少了针对长期运行进行优化的需求。
Xilinx和Achronix都走了NoC路线（我们不知道谁首先提出了这个想法，但Xilinx是第一个宣布这一想法的人）。NoC接管了长期的高带宽片上数据连接，从而大大减少了常规布线的负担，并减少了对综合和布局布线优化的需求。Achronix声称它们的NoC明显比Xilinx的NoC快，尽管我们还没有看到确定的基准来确定Xilinx的速度。
Achronix还改进了其DSP块策略，并通过其机器学习处理器（MLP）专门针对AI / ML推理进行了优化。这些包括完全可分割的整数MAC，它们具有自己的集成内存，最高可运行750MHz。这种方法不同于赛灵思在Versal设备上使用的AI引擎，并且在这里，我们也没有确切的数据来证明哪个更好。
说到内存，Achronix做出了一项大胆的战略决策，即为Speedster 7t配备八个硬化的GDDR6内存接口，从而使总内存带宽达到4 Tbps。这提供了与其他两个竞争对手所提供的HBM相当的高带宽存储性能，但具有更容易获得的组件，并且不需要基于中介层的设计。
总的来说，这些功能使Speedster 7t在与Xilinx的Versal和Intel的Agilex产品相比时，在许多重要应用中具有很高的竞争力。但是Achronix的聪明之处在于设计生命周期部门。对于许多目标应用领域（5G就是一个很好的例子），团队希望尽快进入市场，然后再回来以降低成本。典型的策略是使用承载重负载的FPGA进行第一代设计，然后返回并使用定制ASIC重新设计这些设计，以降低成本，降低功耗并提高性能。
但是，在许多现代设计中，可编程性是一项关键功能要求，而不仅仅是原型功能。这意味着FPGA可能在这些sockets中具有更长的使用寿命，而用ASIC代替它们更具挑战性且昂贵。
Achronix通过提供与其独立FPGA相匹配的“ Speedcore” eFPGA IP，这在该市场中是独一无二的。这意味着您可以使用Speedster设备启动系统，然后使用eFPGA IP设计自己的芯片，该芯片将Speedster设计与特定于应用程序的硬块集成在一起，以创建兼具两者优势的ASIC。Xilinx和Intel都没有采取这一步骤，这应该使Achronix吸引一类客户，对于这些客户而言，定制ASIC设计是关键策略。
另一方面，Achronix还通过其VectorPath Accelerator卡提供了其技术的“解决方案”版本。赛灵思和英特尔目前正在追赶主流数据中心加速业务，这是该战略的积极追求，因此，它也有助于在该领域为Achronix创造公平的竞争环境。
既然现在所有三个高端FPGA供应商都已经在生产中交付了可比较的器件，那么观察竞争的发展将会很有趣。开发团队绝对是赢家，因为每家公司都将独特的想法和策略推向市场，这些想法和策略可能对一种或另一种应用有价值。
★ 点击文末
【阅读原文】
，可查看本文原文链接！
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2673内容，欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
晶圆｜集成电路｜设备｜封测
｜射频｜存储｜美国｜台积电
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
