来源：内容由半导体行业观察（ID:icbank）编译自「
IMEC
」，谢谢。
近来，IMEC CMOS 器件技术总监 Naoto Horiguchi 和 imec 研究员兼 imec 纳米互连项目总监 Zsolt Tokei 接受了采访，谈到了他们对1nm等先进工艺实现方式的看法。
沿着扩展路径，他们展示了逻辑器件开发需要如何与在生产线后端引入创新并在越来越大的程度上在生产线中间引入创新齐头并进。
Naoto Horiguchi：大多数 IDM 和代工厂最近都宣布从主流 FinFET 过渡到用于其 3nm 或 2nm 逻辑技术世代的环栅 (GAA) 纳米片 FET 架构。imec 的一项发明forksheet 结构则可以延长这种纳米片的生成。在forksheet之后，我们预计互补 FET (CFET) 将进入逻辑扩展路线图。”
“这些转变将使我们能够逐步推动标准单元在 4T 以下的轨道高度缩放，同时仍然提供功率性能优势。
除了 CFET，二硫化钨 (WS 2 )等二维单层晶体材料有望替代 CMOS 沟道中的 Si，为进一步缩小栅极长度提供机会。”
问：这些创新将如何影响BEOL？后端和MOL需要哪些发展才能跟上FEOL的扩展？
Zsolt Tokei：“FEOL)的高级扩展需要与BEOL)的创新齐头并进，这就需要无缝连接到底层设备结构的互连网络。随着 forksheet 架构进入路线图，单元高度被推到 5T 以下，关键 BEOL 层中的金属间距将变得小到 20nm 及以下。从电容、电阻（通孔和导线）以及成本、可印刷性和可靠性的角度来看，这都极具挑战性——需要在设计、模块和材料层面进行创新。这推动了新互连集成方案的发展，例如混合通孔金属化（解决通孔电阻增加）和半镶嵌工艺流程——作为当今主流铜双镶嵌工艺的替代品。半镶嵌涉及金属的直接蚀刻以获得更高纵横比的线条，并且可以包括间隙填充。
Naoto Horiguchi：“为了加强先进逻辑器件缩放和互连开发之间的协同作用，MOL)活动开始发挥越来越重要的作用。将 BEOL 和 FEOL 连接在一起的 MOL 长期以来一直被组织为源极、漏极和栅极的单层接触。
但向低于 5T 电池架构的过渡推动了向多层 MOL 结构的演变，其中添加了额外的层和通孔——类似于过去 BEOL 的演变方式。”
Naoto Horiguchi：“虽然forksheet器件架构的面积和性能优势已经通过 TCAD 模拟显示出来，但我们现在首次展示了功能集成 forksheet的FET 器件的电气特性——这一突破性成果将在 2021 VLSI 上得到强调。我们已经展示了该架构的关键模块，包括介电壁和 17nm np 间距的替代金属栅极图案。尽管forksheet设备是三门设备架构，但在我们的工作中没有观察到静电性能下降。”
问：从纳米互连的角度来看，imec 正在探索哪些途径来补充这一成就？
Zsolt Tokei：forksheet等扩展纳米片架构需要新的 BEOL 集成方案，例如半镶嵌，以实现低于 20 纳米的金属间距。同时，我们正在开发新的多层 MOL 布线方案，例如垂直-水平-垂直 (VHV) 方案。结合缩放增强器（例如自对准触点和埋入式电源轨 (BPR)），这些多层 MOL 方案将为在更小单元高度上实现更高效的单元内布线铺平道路。”
Naoto Horiguchi：“在 MOL 中实施多层工艺流程，结合诸如埋入式电源轨 (BPR) 之类的缩放助推器，这将在很大程度上增强我们基于forksheet的电池设计的可扩展性，将轨道高度从 5T 推到 4T。因此，在 MOL 中引入semi-damascene是 FEOL、MOL 和 BEOL 活动之间cross-fertilization所带来好处的另一个例子。”
Naoto Horiguchi：“在 forksheet 关键模块和设备演示之后，我们的计划重点将逐渐从 forksheet 转移到 CFET。
CFET 架构由于其许多自由度而很复杂。Imec 将量化功率性能面积 (PPA) 优势和 CFET 工艺流程的复杂性，并向我们的合作伙伴推荐最佳选择。虽然纳米片、forksheet和 CFET 架构将逐渐将单元轨道高度降低到 4T 及以上，但我们正在探索替代器件架构，以解决接触多节距 (CPP) 缩放速度放缓的问题，该接触多节距 (CPP) 测量从一个晶体管的栅极接触到相邻设备上的栅极。”
Zsolt Tokei：“向 1nm CFET 系列逻辑器件的发展推动了新 BEOL 和 MOL 解决方案的开发。在 BEOL 中，我们早些时候提出了一种新的金属化结构，称为“零通孔混合高度”。在这个结构中，每个金属层现在被分成三个独立的子层，这允许根据它们的应用需要调整金属线的高度和纵横比（因此，电容的交换电阻）。
我们很高兴报告第一次 SRAM 评估，确认读取速度（30%）和写入余量（50%）显着提高。目前，我们正在努力实现真正的逻辑单元布局。”
“从长远来看，我们需要通过引入新的导体来补充这些集成方案。感兴趣的是具有比 Ru 或 Mo 更好的品质因数的有序二元或三元化合物。我们已经通过第一次 ab initio 模拟和初步实验开拓了这一领域，现在我们正在与 imec 的材料研发小组密切合作，加强我们的活动。”
Naoto Horiguchi：“近年来，有一些人声称传统的 CMOS 缩放已经走到了尽头。但是随着许多创新的进行，我们相信我们可以在至少未来十年内继续扩大 CMOS 规模。Imec 是实现这一目标的好地方。与合作伙伴的密切合作帮助我们应对行业最大的挑战，并将逻辑器件扩展到 1nm 技术之外——利用与 imec 的纳米互连、Insite 和材料开发活动的紧密合作。”
Zsolt Tokei：“同样从 BEOL 的角度来看，我们有许多有趣且有效的选择，使我们能够在未来十年解决 RC 延迟瓶颈和流水线互连。我们可以为我们的合作伙伴提供一个全面的路线图，其中包含与未来逻辑器件缩放相关的广泛选项，其中的元素可以重新用于存储器开发。我们正在通过新的见解、改进的集成方案和新材料不断丰富这一路线图——其中一些还将在 7 月份即将举行的 IITC 会议上展示。”
本周，在 2021 年 VLSI 技术和电路研讨会 (VLSI 2021) 上，世界领先的纳米电子和数字技术研究和创新中心 imec 首次展示了全功能集成forksheet场效应晶体管 (FET)。据介绍，具有短沟道控制 (SSSAT=66-68mV/dec)，可与低至 22nm 栅极长度的全环栅 (GAA) 纳米片器件相媲美。双功函数金属栅极（Dual work function metal gates）以 17nm 间距集成在 n 和 pFET 之间，突出了 forksheet 器件在高级 CMOS 面积缩放方面的主要优势。
forksheet 器件最近被 imec 提出作为最有前途的器件架构，以扩展 GAA 纳米片器件的生成，并具有超出 2nm 技术节点的额外缩放和性能。与纳米片器件不同，这些片现在由tri-gate forked结构控制——通过在栅极图案化之前在 p 和 nMOS 器件之间引入介电壁（dielectric wall ）来实现。该壁将 p 栅极沟槽与 n 栅极沟槽物理隔离，允许比 FinFET 或纳米片器件更紧密的 n 到 p 间距。早期基于 TCAD 模拟的技术评估显示，这个晶体管拥有卓越的面积和性能可扩展性。性能提升主要归因于减小的米勒电容——由更小的栅极-漏极重叠导致。
Imec 首次展示了其forksheet器件的电气特性，该器件通过使用 300 毫米工艺流程成功集成，栅极长度低至 22 纳米。发现 n- 和 pFET 都具有两个堆叠的硅通道，都具有完整的功能。它们的短通道控制 (SSSAT = 66-68mV) 与在同一晶片上共集成的垂直堆叠纳米片器件的短通道控制相当。对于 forksheet 器件，使用替代金属栅极流在 17nm 的 np 空间（约为最先进的 FinFET 技术中的间距的 35%）集成了双功函数金属栅极，突出了其中之一新设备架构的主要优势。
“从 2022 年开始，预计今天的前沿 FinFET 晶体管将逐渐让位于大批量制造中的垂直堆叠纳米片晶体管，因为 FinFET 无法在缩放尺寸上提供足够的性能，” CMOS 设备总监 Naoto Horiguchi 解释说imec 的技术。“然而，工艺限制将限制纳米片的 n 和 p 器件可以组合在一起的距离，从而对进一步降低电池高度构成挑战。新的 forksheet 器件架构——GAA 纳米片器件的自然演变——有望突破这一极限，允许轨道高度从 5T 缩放到 4.3T，同时仍提供性能增益。或者，通过叉板设计，可用空间可用于增加板宽度，从而进一步增强驱动电流。
在2019年的VLSI座谈会上，imec表示将会把CFET应用到5纳米、3纳米、2纳米上，笔者就此向其中一位演讲者提出：“imec计划从哪个技术节点开始使用CFET”？得到了以下回答：“就此，目前imec还没有达成一致意见”。
后来，imec在其内部达成了以下共识：3纳米之前采用Nanosheet、2纳米采用Forksheet、1纳米采用CFET。也就是说，在此次VLSI座谈会上，imec的其他发言人，如Sujith Subramanian先生，也是基于以上技术蓝图而做的发表。（如下图）
从上图可以清晰地看出FinFET、Nanosheet、Forksheet、CFET的结构变化。从FinFET到CFET，通过将Contact Poly Pitch（PP）做到最小、分离nMOS和pMOS，以达到缩小SRAM面积的效果。
在历年的VLSI座谈会上从未出现过Forksheet这中晶体管结构，今年是第一次，首先做成Nanosheet、然后用绝缘壁膜将其内部分离，就能将nMOS和pMOS分离（如下图），与其说将nMOS和pMOS的Nanosheet分离有意义，不如说工艺的削减更有意义。
此外，在1纳米中，采用了将nMOS和pMOS纵向排列的CFET（如下图8），虽然CFET的工艺流程非常复杂，但毫无疑问，极大地缩小了CMOS、SRAM的面积，达到了集成化。问题是---是否做到了人们所期待的晶体管的特性，这是未来研发的关键。
在VLSI 2020上，IMEC发表了有关单片CFET的有趣论文，我有机会采访了其中一位作者Airoura Hiroaki。在业界众所周知，FinFET（FF）即将达到其定标寿命。三星已经宣布，他们将在3nm的时候转向水平纳米片（Horizontal Nanosheets ：HNS）。台积电（TSMC）保持3nm的FF，但预计将转移到2nm的新架构。
假设英特尔当时仍在追求自己的技术，则预计英特尔将保留7nm的FF，然后再迁移至5nm的HNS。
该行业最可能的路线图是从FF到带有或不带有Forksheets的HNS，然后过渡到CFET（Complimentary FETs），请参见图1。
从以上技术蓝图来看，28纳米使用了High-K/Metal Gate，16纳米---14纳米导入了FinFET，7纳米---5纳米采用了EUV曝光设备，此外，还将Co应用于Middle of Line（MOL）上。
MOL是一种将晶体管（FOEL）与多层配线（BEOL）连接在一起的孔（Via），虽然imec使用了Co，还有其他选择项如Mo、Ru等。
此外，4纳米---3纳米中采用了具有Nanosheet结构的晶体管。
此次的VLSI座谈会上，有关7纳米、5纳米、3纳米的文章发布得比较多，然而，笔者却发现将Gate All Around（GAA）的Nanosheet结构应用在这些节点上的情况是全球共通的认知。
同时从技术蓝图看，在2纳米中，使用搭载了Buried Power Rail（BPR，在晶体管下埋入电源线的构造）的Forksheet晶体管；在1纳米中，将会使用采用了BPR的Complementary FET（CFET）。
imec在其内部达成了以下共识：3纳米之前采用Nanosheet、2纳米采用Forksheet、1纳米采用CFET。
也就是说，在此次VLSI座谈会上，imec也是基于以上技术蓝图而做的发表。从上图可以清晰地看出FinFET、Nanosheet、Forksheet、CFET的结构变化。
从FinFET到CFET，通过将Contact Poly Pitch（PP）做到最小、分离nMOS和pMOS，以达到缩小SRAM面积的效果。
Forksheet 和CFET通过堆叠nFET和pFET器件的CFET改善n到p的间距来缩小尺寸，见图3。
CFET结构在当前的工作中，已经开发了“单片”（monolithic） CFET，方法是将单独的硅片用于nFET和pFET，然后将它们粘合在一起，而按照顺序（sequential），CFET则会将两种类型的FET都制造在同一硅片上。
Imec声称单片技术比顺序技术便宜，而顺序技术要求SOI会增加衬底成本1％。
片CFET的成本优势在1纳米中，IMEC采用了将nMOS和pMOS纵向排列的CFET（如下图8），虽然CFET的工艺流程非常复杂，但毫无疑问，极大地缩小了CMOS、SRAM的面积，达到了集成化。
问题是——是否做到了人们所期待的晶体管的特性，这是未来研发的关键。
我发现起始晶圆成本高出约1％，这有两个原因，一是，我不相信顺序CFET需要SOI，二是，SOI比标准晶圆贵了约1％。整体方法还将需要两个起始晶圆，而不仅仅是一个。
我认为这种成本分析需要更多的调查。在单片方法中，nFET和pFET在分离的晶圆上制造，从而可以针对该器件优化每个器件的制造流程。
随着我们朝N3方向发展，n到p的分离减少了寄生效应并提高了性能。同样，通过从FF移至GAA）可以在所有四个侧面而不是三个侧面上提供一个栅极，从而改善了静电控制。
这项工作中制造的单片CFET为下一代器件提供了顺序CFET的替代方案，需要进一步研究。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2716内容，欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
晶圆｜集成电路｜设备
｜汽车芯片｜存储｜MLCC｜英伟达｜模拟芯片
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
