台积电:我们的10nm没问题

2016-12-27 10:35:00 来源: 互联网

china0513-624x468

版权声明:本文来自威锋网,如您觉得不合适,请与我们联系,谢谢。

三星和台积电都在积极完善自家的 10nm 制作工艺,但三星似乎已经抢先一步了,不过台积电也没有落后多少。在分析师还在担忧台积电的 10nm 工艺会不会对 iPhone 8 造成影响时,这家公司发话了。台积电在今天宣布,他们的 10nm 制程一切如计划进行,而且现在已经进入量产期,预计在 2017 年第一季度就可以获得第一笔营收。

在此之前,三星已经宣布将通过 10nm 工艺量产高通旗下的新一代处理芯片一事。有评论人士认为,三星与高通合作,也就意味着他们从台积电手里抢下了高通的 10nm 芯片订单。不过《彭博社》指出,三星与台积电之间的竞争会让苹果在与供应链协商未来的供应合约时,享有更有利的议价优势,这会让他们在议价占上风。

china0513-624x468

按照台积电的计划,该公司的 10nm 制程芯片将于 2017 年第一季度出货,从时间上看比三星稍晚。但是台积电对此并不担心,他们认为在争夺苹果 A11 芯片订单的过程中将会力压三星。而且,台积电的 7nm 制程已经在部署之中,目前已有大约 20 家客源采用他们的 7nm 制程。新制程芯片预订会在 2017 年下半年试产,2018 年正式出货。

为什么非要上10nm

半导体供应链正面临越来越多的挑战,但10nm节点将有更大的机会能够从新技术制程的微缩中获得更大的好处。

根据国际商业策略(IBS)的分析预计,20nm和16/14nm制程的闸极成本将会比上一代技术更高。而针对10nm闸极成本的分析则显现出不同的模式,如下图所示。

china0513-624x468

在历经16nm/14nm闸极成本持续增加后,可望在10nm时降低。

虽然IBS并未预期制程技术停止微缩,但预计惩罚成本(cost penalty)将出现在采用20nm bulk CMOS HKMG和16/14nm FinFET之际。对于闸极成本的这些项测已经证实是正确的,而当苹果(Apple)的20nm产品量产时,20nm晶片产能比起28nm时更低得多了。

台积电(TSMC)提供了另一个例子。该公司的28nm晶片月产能(WPM)达15万片,但其20nm晶片月产能大约将近三分之一——60,000WPM。Globalfoundries在其纽约州马尔它(Malta)晶圆厂也拥有20nm产能,但该厂的主要着重于FinFET。至于三星电子(Samsung Electronics)和联电(UMC),他们决定直接跳过20nm。

随着16/14nm晶圆量产,同样地,16/14nm的晶圆产能又比28nm时更低。16/14nm的晶圆产量同样是由Apple驱动的,但利用16/14nm技术的时间长短则将由10nm制程多快出现所决定。

相较于晶圆成本增加,10nm时的闸极成本将会降低,这是因为该制程将会具有更高的闸极密度。为了可在10nm时取得更低的闸极成本,势必需要具备较高的系统与参数良率,但这并不难实现。

10nm所需的资本支出大约为20亿美元,可实现10,000 WPM的产能;如果要达到40,000 WPM产能,那么晶圆厂将耗资80亿美元。此外,实现10nm的设计至少需要1.5亿美元的最低成本,因此,如果晶片营收必须比设计成本更高10倍才能取得不错的投资报酬率,那么,10nm晶片就必须达到15亿美元的销售数字。

在10nm节点以后,可能必须使用超紫外光微影(EUV)技术,而且必须在提升EUV吞吐量方面稳定进步。尽管450mm晶圆技术持续进展,但预计要到2020年以前才可能开始导入。

摩根大通证券半导体分析师哈戈谷(Gokul Hariharan)也表示,台积电10纳米制程是由16纳米FinFET+转换而来,相较於先前28纳米转20或16纳米,可望节省更多成本,即便没有EUV,台积电10纳米预估可较16纳米FinFET+省下约30%成本,整体而言,幅度和28与40纳米相当,但优於20与16纳米FinFET+。

china0513-624x468

china0513-624x468 【关于转载】:转载仅限全文转载并完整保留文章标题及内容,不得删改、添加内容绕开原创保护,且文章开头必须注明:转自“半导体行业观察icbank”微信公众号。谢谢合作!

china0513-624x468 【关于投稿】:欢迎半导体精英投稿,一经录用将署名刊登,红包重谢!来稿邮件请在标题标明“投稿”,并在稿件中注明姓名、电话、单位和职务。欢迎添加我的个人微信号MooreRen001或发邮件到 jyzhang@moore.renchina0513-624x468

责任编辑:mooreelite
半导体行业观察
摩尔芯闻

热门评论